PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-123998

(43)Date of publication of application: 15.05.1998

(51)Int.CI.

G09G 3/28

(21)Application number: 08-271946

(71)Applicant: FUJITSU LTD

(22)Date of filing:

(72)Inventor: AOKI MASAMI

KAWADA TOYOSHI **KOIZUMI HARUO**


(54) DISPLAY DEVICE UTILIZING FLAT DISPLAY PANEL

15.10.1996

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the electric power consumption necessary for driving of address electrodes by providing a display device with a prescribed time lag between the rise of the address pulse signal of the first address electrode and the fall of the address pulse signals of the second address electrode adjacent thereto.

SOLUTION: Voltages are impressed between the address electrodes 21 and scanning electrodes 11 to generate plasma discharges and the generated wall changes are accumulated on the surface of dielectric layers. Maintenance pulses are thereafter impressed alternately between all of X electrodes 12 and the scanning electrodes 11 to repeat the maintenance discharge. The rise of the address pulse signals of the first address electrodes 21 and the fall of the address pulse signals of the second address electrodes 21 adjacent to the first address electrodes 21 have the prescribed time lags. Address drivers are so designed



that the prescribed time lags are held to the extent that the electric power consumption necessary for charging the capacitors between the adjacent address electrodes is substantially reduced.

LEGAL STATUS

[Date of request for examination]

23.06.2000

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-123998

(43)公開日 平成10年(1998) 5月15日

(51) Int.Cl.6

識別配号

FI

G 0 9 G 3/28

G 0 9 G 3/28

審査請求 未請求 請求項の数14 OL (全 15 頁)


(21)出願番号 特顯平8-271946 (71)出願人 000005223 富士通株式会社 (22)出廊日 平成8年(1996)10月15日 神奈川県川崎市中原区上小田中4丁目1番 1号 (72)発明者 青木 正心 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 河田 外与志 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小泉 治男 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (74)代理人 弁理士 土井 健二 (外1名)

(54) 【発明の名称】 フラット表示パネルを利用した表示装置

(57)【要約】

【課題】アドレスドライバの消費電力を削減する。

【解決手段】複数のアドレス電極と、アドレス電極に交 差し放電空間を介して対向して設けられた複数の走査電 極とを有するプラズマディスプレイパネルと、走査電極 に走査タイミングで順次走査パルス信号を与える走査電 極ドライバと、アドレス電極に、走査タイミングに同期 して表示データに従うアドレスパルス信号を与えるアド レスドライバとを有し、第一のアドレス電極のアドレス パルス信号の立ち上がりと、第一のアドレス電極に隣接 する第二のアドレス電極のアドレスパルス信号の立ち下 がりとが、所定の時間差を有することを特徴とするPD P表示装置。隣接するアドレス電極間の容量を充電する 為の消費電力を大幅に削減することができる。



【特許請求の範囲】

【請求項1】複数のアドレス電極と、該アドレス電極に 交差し対向して設けられた複数の走査電極とを有するフ ラット表示パネルと、

該走査電極に走査タイミングで順次走査パルス信号を与 える走査電極ドライバと、

前記アドレス電極に、前記走査タイミングに同期して表 示データに従うアドレスパルス信号を与えるアドレスド ライバとを有し、

第一のアドレス電極のアドレスパルス信号の立ち上がり 10 と、該第一のアドレス電極に隣接する第二のアドレス電 極のアドレスパルス信号の立ち下がりとが、所定の時間 差を有することを特徴とする表示装置。

【請求項2】請求項1記載の表示装置において、

前記アドレスドライバは、前記第一のアドレス電極のア ドレスパルス信号が立ち上がりを開始した後、所定の時 間経過後に、前記第二のアドレス電極のアドレスパルス 信号が立ち下がりを開始する様に該アドレス電極を駆動 することを特徴とする。

【請求項3】請求項1記載の表示装置において、

前記アドレスドライバは、前記第二のアドレス電極のア ドレスパルス信号が立ち下がりを開始した後、所定の時 間経過後に、前記第一のアドレス電極のアドレスパルス 信号が立ち上がりを開始する様に該アドレス電極を駆動 することを特徴とする。

【請求項4】請求項1記載の表示装置において、

前記アドレスドライバは、前記第一のアドレス電極のア ドレスパルス信号が立ち上がりを終了した後に、前記第 二のアドレス電極のアドレスパルス信号が立ち下がりを 開始する様に該アドレス電極を駆動することを特徴とす 30 る。

【請求項5】請求項1記載の表示装置において、

前記アドレスドライバは、前記第二のアドレス電極のア ドレスパルス信号が立ち下がりを終了した後に、前記第 一のアドレス電極のアドレスパルス信号が立ち上がりを 開始する様に該アドレス電極を駆動することを特徴とす る。

【請求項6】請求項1記載の表示装置において、

前記アドレスドライバは、前記第一及び第二のアドレス 電極のアドレスパルス信号の立ち上がり傾斜が立ち下が 40 り傾斜よりも緩やかになる様に該アドレス電極を駆動す ることで、前記所定の時間差を生成することを特徴とす

【請求項7】請求項1記載の表示装置において、

前記アドレスドライバは、前記第一及び第二のアドレス 電極のアドレスパルス信号の立ち上がり傾斜が立ち下が り傾斜よりも急峻になる様に該アドレス電極を駆動する ことで、前記所定の時間差を生成することを特徴とす

【請求項8】請求項1記載の表示装置において、

前記アドレスドライバは、それぞれアドレス電極に接続 されたプルアップトランジスタとプルダウントランジス タとを有し、前記走査タイミングに対して該プルアップ トランジスタが導通するタイミングと該プルダウントラ ンジスタが導通するタイミングとが、前記所定の時間差 を有することを特徴とする。

【請求項9】請求項8記載の表示装置において、

前記アドレスドライバのプルアップトランジスタがプル ダウントランジスタよりも、前記走査タイミングに対し て、遅く導通することを特徴とする。

【請求項10】請求項8記載の表示装置において、 前記アドレスドライバのプルアップトランジスタがプル ダウントランジスタよりも、前記走査タイミングに対し て、速く導通することを特徴とする。

【請求項11】複数のアドレス電極と、該アドレス電極 に交差し放電空間を介して対向して設けられた複数の走 査電極とを有するプラズマディスプレイパネルと、

該走査電極に走査タイミングで順次走査パルス信号を与 える走査電極ドライバと、

前記アドレス電極に、前記走査タイミングに同期して表 20 示データに従うアドレスパルス信号を与えるアドレスド ライバとを有し、

第一のアドレス電極のアドレスパルス信号の立ち上がり と、該第一のアドレス電極に隣接する第二のアドレス電 極のアドレスパルス信号の立ち下がりとが、所定の時間 差を有することを特徴とするPDP表示装置。

【請求項12】請求項11記載の表示装置において、 前記アドレスドライバは、前記所定の時間差が、隣接す る前記アドレス電極の間の容量を充電する為に必要なア ドレスドライバの消費電力を実質的に減少する程度にな る様に、設計されていることを特徴とする。

【請求項13】請求項1乃至7に記載の表示装置におい

前記第一のアドレス電極のアドレスパルス信号の立ち上 がりと前記第二のアドレスパルス信号の立ち下がりのク ロスポイントの電圧が、該第一または第二のアドレス電 極のアドレスパルス信号の立ち上がりまたは立ち下がり 電圧の約10%以下になることを特徴とする。

【請求項14】請求項1乃至7に記載の表示装置におい て、

前記第一のアドレス電極のアドレスパルス信号の立ち上 がりと前記第二のアドレスパルス信号の立ち下がりのク ロスポイントの電圧が、該第一または第二のアドレス電 極のアドレスパルス信号の立ち上がりまたは立ち下がり 電圧の約90%以上になることを特徴とする。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、フラット表示パネ ルを利用した表示装置に係わり、特にアドレス線又はデ 50 ータバス線の駆動に必要な消費電力を少なくすることが

できる駆動回路の改良に関する。

[0002]

【従来の技術】フラット・ディスプレイ・パネルには、 AC型のプラズマ・ディスプレイ・パネル (以下PDP と称する。)、DC型のPDP、液晶表示パネル (LC D), エレクトロ・ルミネッセンス (EL) 等が含まれ る。これらの表示パネルでの共通点は、例えば縦方向に 配列された複数本のアドレス線 (またはデータバス線) に表示データに従うデータ信号をドライバ回路から供給 し、横方向に配列された複数本の走査線を順次駆動する 10 ことで、アドレス線と走査線との交差部の画素に表示デ ータを表示することにある。

【0003】走査線を上から順番に駆動し、各走査線上 の表示データの信号をアドレス線に印加する時、アドレ ス線にはLレベルからHレベルへの充電とHレベルから L レベルへの放電とが行われる。特に、例えば千鳥格子 状に点灯画素 (白画素) と非点灯画素 (黒画素) とが配 列された画像の場合は、アドレス線は走査線がシフトす るたびにHレベルとLレベルとの間で充電され放電され る。また、隣接するアドレス線間でみると、一方が充電 20 され他方が放電されることになる。

【0004】従来のアドレス線の駆動回路では、走査線 に走査パルスが印加されている期間中にアドレス線がH レベルまたはLレベルに駆動され、走査パルスが次の走 査線に印加される次の走査期間では、一斉にアドレス線 がHまたはLレベルに駆動される。

[0005]

【発明が解決しようとする課題】上記したアドレス線の 駆動に伴い、所定量の電力が消費される。この消費電力 は、特にプラズマ放電を行うPDPにおいては、出来る 30 だけ小さいことが必要である。また、携帯用のコンピュ 一夕に使用されるLCDにおいても、その消費電力を小 さくすることが望まれる。

【0006】そこで、本発明の目的は、消費電力が小さ いフラット・ディスプレイ・パネルを使用する表示装置 を提供することにある。

【0007】更に、本発明の目的は、アドレス電極の駆 動に必要な消費電力が小さいフラット・ディスプレイ・ パネルを使用する表示装置を提供することにある。

【0008】更に、本発明の目的は、アドレス電極の駆 40 動に必要な消費電力が小さいPDPを使用するPDP表 示装置を提供することにある。

[0009]

【課題を解決するための手段】本発明者等は、アドレス 線の駆動には、対向する走査電極との間の容量に対する 充放電と隣接するアドレス線との間の容量に対する充放 電とがあることに注目し、アドレス線の駆動信号波形を 改良することにより隣接するアドレス線間の容量の充電 と放電に必要な電力を少なくすることができる方法を見 いだした。

【0010】隣接するアドレス線間の容量に着目する と、前述した千鳥格子状の表示パターンを表示する場 合、同じ容量に対して一方のアドレス線から充電し、同 時に他方のアドレス線側に放電を行う為に、その容量に 対しては2倍の電力の消費が行われる。そこで、本発明 者等は、隣接するアドレス線間で電源線(高い電源また は接地電源)を介して閉ループを形成する様にすること で、その消費電力を最大で半分にすることができること を見いだした。この原理については、後で詳述する。

【0011】そこで、上記の目的は、本発明によれば、 複数のアドレス電極と、該アドレス電極に交差し対向し て設けられた複数の走査電極とを有するフラット表示パ ネルと、該走査電極に走査タイミングで順次走査パルス 信号を与える走査電極ドライバと、前記アドレス電極 に、前記走査タイミングに同期して表示データに従うア ドレスパルス信号を与えるアドレスドライバとを有し、 第一のアドレス電極のアドレスパルス信号の立ち上がり と、該第一のアドレス電極に隣接する第二のアドレス電 極のアドレスパルス信号の立ち下がりとが、所定の時間 差を有することを特徴とする表示装置を提供することに より達成される。

【0012】上記の所定の時間差を有する為に、具体的 には、アドレスドライバは、前記第一のアドレス電極の アドレスパルス信号が立ち上がりを開始した後、所定の 時間経過後に、前記第二のアドレス電極のアドレスパル ス信号が立ち下がりを開始する様に該アドレス電極を駆 動する。

【0013】或いは、逆に、アドレスドライバは、前記 第二のアドレス電極のアドレスパルス信号が立ち下がり を開始した後、所定の時間経過後に、前記第一のアドレ ス電極のアドレスパルス信号が立ち上がりを開始する様 に該アドレス電極を駆動する。

【0014】更に、上記の所定時間差を有する為に、具 体的には、アドレスドライバは、前記第一のアドレス電 極のアドレスパルス信号が立ち上がりを終了した後に、 前記第二のアドレス電極のアドレスパルス信号が立ち下 がりを開始する様に該アドレス電極を駆動する。

【0015】或いは逆に、アドレスドライバは、前記第 二のアドレス電極のアドレスパルス信号が立ち下がりを 終了した後に、前記第一のアドレス電極のアドレスパル ス信号が立ち上がりを開始する様に該アドレス電極を駆 動する。

【0016】又は、別の方法として、アドレスパルスの 立ち上がりと立ち下がりの傾斜に差をつける方法でも、 前記所定の時間差を生成することができる。

【0017】上記の目的は、本発明によれば、複数のア ドレス電極と、該アドレス電極に交差し放電空間を介し て対向して設けられた複数の走査電極とを有するプラズ マディスプレイパネルと、該走査電極に走査タイミング 50 で順次走査パルス信号を与える走査電極ドライバと、前

記アドレス電極に、前記走査タイミングに同期して表示 データに従うアドレスパルス信号を与えるアドレスドラ イバとを有し、第一のアドレス電極のアドレスパルス信 号の立ち上がりと、該第一のアドレス電極に隣接する第 二のアドレス電極のアドレスパルス信号の立ち下がりと が、所定の時間差を有することを特徴とするPDP表示 装置を提供することにより達成される。

【0018】そして、前記アドレスドライバは、前記所 定の時間差が、隣接する前記アドレス電極の間の容量を 充電する為に必要なアドレスドライバの消費電力を実質 10 的に減少する程度になる様に、設計されていることを特 徴とする。

[0019]

【発明の実施の形態】以下、本発明の実施の形態の例に ついて図面に従って説明する。しかしながら、かかる実 施の形態例が本発明の技術的範囲を限定するものではな い。以下、フラット・ディスプレイ・パネルの一例とし て面放電AC型のPDPを例にして説明する。

【0020】 [PDPの概略] 図1は、PDPの構造を 示す平面図である。また、図2は、PDPの構造を示す 20 断面図である。両方の図を参照しながら構造を説明す る。先ず、前面側のガラス基板10上には、Y1~Yn で示される走査電極11とX1~Xnで示されるX電極 12とが交互に形成され、それらを誘電体層14が覆っ ている。また、背面側のガラス基板20上には、A1~ Amで示されるアドレス電極21がX電極と走査電極に 直交する様に設けられ、誘電体層14で覆われている。 更に、アドレス電極21の間の位置に誘電体からなる隔 壁(リブ)23が形成され、誘電体層14と隔壁23の 上に蛍光体24が形成されている。

【0021】表示の方法は、アドレス電極21と走査電 極11との間に電圧を印加してプラズマ放電を発生さ せ、それに伴って発生する壁電荷を誘電体層14の表面 に蓄積する。そして、その後全てのX電極12と走査電 極11間に維持パルスを交互に印加して、壁電荷が蓄積 されている画素で、X電極12と走査電極11との間で 維持放電を繰り返させる。この繰り返しの時間の長短に より階調表示を可能にする。また、蛍光体を赤、青、緑 と並べておくことでカラー表示を可能にする。

した表示装置のブロック図である。また、図4は、その 駆動回路により各電極に与えられる駆動信号を示した図 である。

【0023】図3中の制御回路35は、外部から垂直同 期信号Vsync、水平同期信号Hsync、画像デー タDATA及びドットクロックCLKを与えられる。表 示データ制御部36は、画像データDATAに対してド ットクロックCLKによるサンプリング、階調表示の為 の変換等を行って、生成した表示データを内蔵するフレ

示データがアドレスドライバ34に送られる。また、走 査ドライバ制御部37では、走査電極Yの駆動を行う走 査ドライバ32に所定の走査タイミング信号を出力す る。更に、共通ドライバ制御部38は、走査電極Yと共 通に接続されているX電極をそれぞれ共通に駆動するY 共通ドライバ33とX共通ドライバ31とに所定の駆動 タイミング信号を出力する。

【0024】図4を参照しながら、上記した表示駆動に ついて説明する。例えば、米国特許第5,54,618号に記載 される様に、1つのフレーム期間が複数のサブフレーム 期間に分けられ、そのサブフレーム期間は、図4の様に リセット期間、アドレス期間、サステイン (維持放電) 期間からなる。リセット期間では、X電極全部にリセッ トパルスVwを印加して強制的にX電極と走査電極との 間でプラズマ放電を発生させる。リセットパルスVwの 立ち下がりで、その放電によって発生した電荷による電 位により再度X電極と走査電極との間で放電が発生し て、全ての画素での壁電荷が中和される。

【0025】次に、アドレス期間では、走査ドライバ3 2 が走査電極Y 1~Ynに対して順に負の走査パルスV b を発生させる。その走査のタイミングにあわせて、ア ドレスドライバ34は、表示データに対応した正のアド レス電圧パルスVaを各アドレス電極に発生させる。そ の時、X共通ドライバ31によりX電極は電圧Vaに維 持される。従って、アドレス期間では、表示データに従 って対応する画素の走査電極11とアドレス電極21と の間でプラズマ放電が発生する。走査電極が上から順番 に走査される毎に、アドレスドライバは表示データに従 う充電・放電によりアドレス電極にHレベル (Va) ま たはLレベル (0 v) を発生させる。

【0026】このアドレス期間中に放電させられた画素 には放電による壁電荷が誘電体層上に蓄積される。

【0027】そして、サステイン期間中に、X共通ドラ イバ31とY共通ドライバ33により、全てのX電極と 走査電極(Y電極)とに交互に維持電圧パルスVsを発 生させる。この維持電圧パルスVsにより、アドレス期 間で放電して壁電荷を記憶している画素のみがX電極と 走査電極との間で放電を繰り返す。この維持電圧パルス の数を制御することで、画素の輝度を制御し、複数のサ 【0022】図3は、上記したPDPに駆動回路を接続 40 ブフレーム内の維持放電期間の組み合わせにより階調表 示を行う。

> 【0028】 [本発明の原理] 本発明の原理を説明する 為に、先ずアドレス電極21にパルスVaが生成される 時の充電と放電について説明する。図2の断面図に示し た通り、アドレス電極21にパルスを生成させる為に は、隣接するアドレス電極間の容量Caと、対向する走 査電極11、X電極12との間の容量Cgとに対して充 電と放電を行う必要がある。

【0029】図5は、係る充電と放電が最も頻繁に行わ ームメモリに格納する。そして、フレームメモリ内の表 50 れる場合の表示パターンを示す図である。即ち、Y電極 とアドレス電極との交差部の画素の内、図中の丸の部分 が点灯 (放電) され、それ以外の画素が点灯されないこ とを示しており、所謂千鳥格子パターンになっている。 このような表示パターンの場合は、ノンインターレス表 示においては走査電極Yを上から順に走査し、それに同 期してアドレス電極に表示データに従うアドレスパルス Vaを印加する。従って、上記の様な千鳥格子パターン では、アドレス電極に対して充電と放電を最も頻繁に繰 り返す必要がある。インターレス表示の場合は、従っ て、2 画素づつの千鳥格子パターンが最も充電と放電が 10 頻繁に行われる。

【0030】図6は、アドレス電極の隣接電極間の容量 Caを充電・放電する場合の等価回路図である。図7 は、上記の千鳥格子の表示パターンに対するアドレス期 間での駆動パルス信号を示す図である。また、図8は、 図6の回路において図7のパルス信号を与える時の消費 電力を求める為の等価回路図である。図6、7、8に従 って、隣接するアドレス電極間の容量Caに対する充電 と放電の電力を以下の様に求める。

【0031】図5に示した千鳥格子のパターンを表示す 20 る時は、図7に示される様に隣接するアドレス電極A i, Ai+1に対して反対極性のパルス信号を与える必 要がある。即ち、時刻t0の時にアドレス電極AiがL レベル、Ai+1がHレベルであり、次の走査電極Yj*

*が選択される時刻 t 1 ではアドレス電極 A i が H レベ ル、Ai+1がLレベルに反転される。従って、図6に おいて、アドレスパルスが切り換えられる時刻tOから t 1では、アドレス電極Aiのドライバ40の電源Va からドライバ40内のスイッチ素子のオン抵抗とアドレ ス電極Ai等の配線系の抵抗成分を加算した寄生抵抗R aを介して容量Caに電流ia1が流れて充電され、ア ドレス電極Ai+1のドライバ41の接地電源に向かっ て容量Caから寄生抵抗Raを介して電流ia1が流れ て放電される。そこで、この充電と放電に関して、図6 の電流ialと容量Caと抵抗Raとの関係を等価回路 で表すと、図8の様になる。図6に示される通り、電流 ialは2つの直列接続の抵抗Raを流れるので図8の 等価回路では抵抗値は2Raである。そして、両アドレ ス電極の充電と放電は、図8の如くスイッチSWを閉じ ることにより電源電圧Vaが容量Caに接続されて-V aから+Vaまで充電されることを意味する。

【0032】図8のモデルに従って、時刻t0からt1 までに消費される電力を計算する。先ず、電流 i a 1 は、アドレスパルスの切り換り後の時間 t=0 では2 V a/2Raであり、t>Oでは2CaRaを定数とする 指数関数により減少するので、

[0033]

【数1】

$$i a_1 = \frac{2 Va}{2 Ra} e^{\frac{1}{-2CaRa}} = \frac{Va}{Ra} e^{\frac{1}{-2CaRa}}$$
(1)

【0034】となる。この電流の波形は、後述する図1 1のia1に示す通り時定数が大きいため持続時間の長 い波形形状になる。

【0035】そこで、1回のアドレスパルス印加により※

※電源から供給されるエネルギEalは、 [0036] 【数2】

$$Ea_{1} = \int_{0}^{\infty} Va ia_{1} d t$$

$$= \frac{Va^{2}}{Ra} \int_{0}^{\infty} e^{\frac{t}{-2CaRa}} d t$$

$$= \frac{Va^{2}}{Ra} (-2 CaRa) \left(e^{\frac{t}{-2CaRa}}\right)_{0}^{\infty}$$

$$= 2 CaVa^{2}$$
(2)

【0037】となる。従って単位時間当たりの消費エネ 40 ルギである消費電力Pal(w)を求めるには、フレー ム周波数をF、走査電極数をYnとすると、上記の容量 Caへの充電はアドレス電極Aiにとり1フレーム毎に Yn/2回行われるので、

[0038]

【数3】

$$Pa_1 = 2 C a V a^2 F \frac{Yn}{2}$$
 (3)

【0039】となる。

【0040】即ち、隣接するアドレス電極AiとAi+ 50

1とに同時に逆極性のアドレス電圧パルスが印加する為 に、電源Vaから隣接電極間の容量Caに対して-Va から+Vaまで充電電流を供給することになる。

【0041】図9は、アドレス電極と対向するX電極及 び走査電極との間の容量Сgを充電する場合の等価回路 図である。図10は、上記の千鳥格子の表示パターンに おける容量Cgに対するアドレス期間での駆動パルス信 号を示す図である。また、図11は、図9の回路におけ る充電電流の波形図である。図9、10、11に従っ て、アドレス電極と対向電極との間の容量Cgに対する 充電の電力を以下の様に求める。

【0042】この例では、対向電極の電位が固定の0v であるので、その等価回路図は図9の様に単純になる。 即ち、アドレス電極Aiのドライバ40から寄生抵抗R a を介して対向電極間容量Cgを電流igで充電するモ デルである。上記と同様に、電流igは、

[0043]

【数4】

ig=
$$\frac{V_a}{Ra}$$
 e $\frac{t}{-CgRa}$ [数5]
$$Eg = \int_0^\infty Va \ i \ g \ d \ t = \frac{Va^2}{Ra} \int_0^\infty e^{-\frac{t}{-CgRa}} \ d \ t$$

$$= \frac{Va^2}{Ra} (-CgRa) \left(e^{\frac{t}{-CgRa}} \right)_0^\infty = CgVa^2$$

【0047】となる。従って単位時間当たりの消費エネ ルギである消費電力Pg(w)を求めるには、フレーム 周波数をF、走査電極数をYnとすると、上記の容量C Yn/2回行われるので、

[0048]

【数6】

$$Pg = Cg Va^{2} F \frac{Yn}{2}$$
 (6)

【0049】となる。

【0050】図2の断面図に示した通り、一般に、誘電 体で覆われた隣接アドレス電極間の容量Caは、放電ガ スが存在する対向電極間容量Cgよりも2倍程度大き い。従って、上記の数式3と6を比較すると、アドレス 30 電極Aiにアドレスパルスを印加するときのトータルの 消費電力P=Pa1+Pgの内、隣接間容量Caの充電 に要する消費電力 P a 1 が多くの部分を占めることにな る。従って、この消費電力Pa1を小さくすることによ り、トータルのアドレス電極駆動の為の消費電力を効率 的に削減することができる。

【0051】図12は、本発明の原理を説明する為の等 価回路図である。隣接アドレス電極間容量Caへの充電 ・放電で説明した通り、隣接するアドレス電極に同時に 逆極性のパルスが印加されるので、等価的には電源Va から容量Caに対して電圧2Va分の充電が必要にな る。そこで、図12中に矢印で示す通り、時刻 t 0 から アドレスパルスを印加する直前に、容量Caの両電極を 短絡することで両電極の電位を同等にする。その後、パ ルスを印加することで、容量Caに対しては電圧Va分 の充電で足りることになる。

【0052】図13は、その原理に従うアドレス電圧パ ルスの波形例を示す図である。この波形例では、アドレ ス電極Aiにアドレスパルス信号を印加する前に隣接す るアドレス電極Ai+1のアドレスパルス信号を終了さ 50 *【0044】となる。即ち、図11に示される通り、時 定数がCgRaで表され比較的速く終息する。この場合 は、容量Cgの反対側の電極の電位は接地電位に固定で あるので、実質的な充電は0vからVaまでである。 【0045】そこで、1回のアドレスパルス印加により 電源から供給されるエネルギEgは、

[0046]

せ、共に接地電位になる様にしている。この意味は、図 13中の時刻 t 0 , 時には、それぞれのドライバ40、 41の接地点を介して容量Caの両電極が短絡されるこ gへの充電はアドレス電極Aiにとって1フレーム毎に 20 とを意味する。その結果、時刻t0時にアドレス電極A iから見てアドレス電極Ai+1の電位がVa分高い状 態であったのが、時刻t0、時には同等になったことを 意味する。従って、図13のパルス波形を、時刻t0′ 時に共にHレベル (電源Vaレベル) になる様にしても 同様の効果が現れる。

(5)

【0053】図14は、前述の図8に対応する等価回路 図である。図中(a)は時刻t0の時で、容量Caは図 に示した方向に充電されている。図中 (b) の時刻 t 0'には、容量Caがグランド電位に接続され、充電電 荷が放電され、容量Caの電極はグランド電位に近づく 或いはグランド電位になる。そして、その状態から、時 刻t1では電源Vaから電流ia2により電圧Vaまで 充電される。

【0054】上記の原理に従って、本発明の駆動方式の 場合のアドレス電極の駆動の為の消費電力を求める。先 ず、充電の電流ia2は、

[0055]

【数7】

$$i a_2 = \frac{Va}{2 Ra} e^{\frac{1}{-2CaRa}}$$
 (7)

【0056】になる。電圧値がVaであり、2Vaでな い点が従来例と異なる。この電流波形は、図11のia 2に示される通り、時定数は2CaRaで電流ia1に 等しいが、最初のピーク電流が半分であり、相対的に小 さい波形形状になる。そこで、1回のアドレスパルス印 加により電源から供給されるエネルギEa2は、

[0057]

【数8】

$$Ea_{2} = \int_{0}^{\infty} Vaia_{2}dt = \frac{Va^{2}}{2 Ra} \int_{0}^{\infty} e^{\frac{t}{-2CaRa}} dt$$

$$= \frac{Va^{2}}{2 Ra} (-2 CaRa) \left[e^{\frac{t}{-2CaRa}} \right]_{0}^{\infty}$$

$$= CaVa^{2}$$
(8)

【0058】となる。その結果、単位時間当たりの消費 エネルギである消費電力Pa2は、

[0059]

【数9】

$$Pa_2 = CaVa^2 F \frac{Yn}{2}$$
 (9)

【0060】となる。

【0061】即ち、本発明の原理に従えば、数式3と数 式9との比較から明らかな通り、隣接アドレス電極間の 容量に対しては、消費電力が1/2になっている。上記 の計算は、時刻 t 0'において容量 C a の電荷が完全に 放電してしまったと仮定している。従って、時刻 t 0' の期間が短いと、その分消費電力の削減量も少なくな る。

【0062】図15は、隣接するアドレス電極の駆動パ ルス波形の種々の関係W1~W7を示した図である。そ して、図16はそれぞれの関係W1~W7におけるアド レスドライバの消費電力の相対値を示すグラフ図であ る。

【0063】図15では、説明の便宜上、両アドレス電 極Ai, Ai+1の駆動パルス波形が同じ傾きで立ち上 がり、立ち下がる例で示されている。関係W4は、両駆 動パルス波形が同時に立ち上がりと立ち下がりが開始 し、終了する場合で、従来例として図6、7、8に説明 した場合と同等である。従って、図16に示した通り、 消費電力は最大になる。

【0064】それに対して、関係W1の場合は、アドレ ス電極Ai+1の駆動パルス波形の立ち下がりが終了し た後にアドレス電極Aiの駆動パルス波形の立ち上がり が開始する例である。関係W2の場合は、立ち下がりの 終了と開始が略同時の例である。また、関係W3は、ア ドレス電極Ai+1の駆動パルス波形の立ち下がりが開 始した後に所定時間後にアドレス電極Aiの立ち上がり が開始する例である。関係W1, W2, W3の場合は、 駆動パルス波形がLレベル側で一致する期間を有してい る。

【0065】それらとは逆に、関係W5では、アドレス 電極Aiの駆動パルス波形の立ち上がりが開始した後所 定時間後にアドレス電極Ai+1の駆動パルス波形の立 ち下がりが開始する例である。関係W6では、立ち下が りの開始と立ち上がりの開始が略同時の例である。そし て、関係W7は、アドレス電極Aiの駆動パルス波形の

パルス波形の立ち下がりが開始する例である。これらの 関係W5,W6,W7では、駆動パルス波形がHレベル 10 側で一致する期間を有している。従って、電源Vaまた はその共通接続配線を介して容量Caが短絡される。

12

【0066】図16に示した通り、関係W4の場合の消 費電力を頂点にして、関係W1または関係W7になるほ ど消費電力は小さくなる。これは、既に説明したとお り、図14の時刻t0'の時の短絡期間を長くすれば消 費電力が少なくなることを意味する。そして、ある程度 の時間差になると消費電力の減少が飽和している。

【0067】図17は、一般的なアドレスドライバ回路 図である。アドレス電極AiとAi+1に接続されるド ライバ回路は、例えばN型のプルアップトランジスタQ 1, Q11とN型のプルダウントランジスタQ2, Q1 2と、それらのトランジスタのゲートに逆極性の信号を 与える為のインバータ42、43等を少なくとも有す る。図15の例では、プルアップトランジスタQ1がオ ンして駆動電流44によりアドレス電極Aiの電位が立 ち上げられる。また、プルダウントランジスタQ12が オンして駆動電流45によりアドレス電極Ai+1の電 位が立ち下げられる。従って、図15の関係W1~W7 は、図17のトランジスタQ1とQ12がオンするタイ ミングを変えることにより実現される。

【0068】また、本発明は、立ち上がりと立ち下がり のタイミングが同等であっても、その波形の傾きに大き な差があると同等の効果を発揮する。即ち、立ち下がり が急峻で立ち上がりが緩慢である等の関係をもつ駆動パ ルス信号である。そのような駆動パルス信号は、例え ば、図17のドライバ回路のプルダウントランジスタの サイズを大きくし或いはそのオン抵抗を小さくし、プル アップトランジスタのサイズを小さくし或いはそのオン 抵抗を大きくして、時定数を異ならせることにより形成 することができる。更に、他の方法としては、それらの ドライバトランジスタの前段の入力信号自体に傾きの差 を持たせることにより、同様に立ち上がりと立ち下がり の時定数を異ならせることができる。

【0069】さて、従来の隣接するアドレス電極の駆動 パルス信号が同時に立ち上がりと立ち下がりを行う場合 は消費電力が大きくなる点を説明した。しかし、従来に おいて、回路定数のバラツキやトランジスタのサイズの バラツキ等により、無視できる程度に両駆動パルス信号 のタイミングがずれていたり、立ち上がりと立ち下がり 立ち上がりが終了した後にアドレス電極Ai+1の駆動 50 の傾きに差がある場合も考えられる。しかしながら、本

30

発明の原理を利用する場合は、駆動パルス信号のタイミ ングのずれ量は意図的に大きくなるように設計される。 また、傾きに大きな差がある様に設計される。あるい は、駆動パルス信号のタイミングをずらして且つ傾きに 差をつけることが行われる。

【0070】本発明者等が実験により確認したPDPの 例では、例えばパルス幅に対して5%以上のずれを持た せることで大きな消費電力の削減を得ることができた。 また、タイミングのずれの方向と傾きの差の方向を、本 発明の原理に従う様に組み合わせることで、より大きな 10 消費電力の削減を得ることもできた。

【0071】更に、本発明の消費電力の実質的な削減 は、隣接するアドレス電極の波形が逆相に変化する時の クロスポイントの電圧レベルが、波形の高いレベル (電 源電圧)に対して相対的にどのようなレベルに位置する かに注目することで、より確実に達成するとができる。 即ち、クロスポイントの電位を、波形の高電位側 (電源 電位)に近づけるか、または低電位(接地電位)に近づ けるかにより、消費電力を削減できる。特に、クロスポ イントの電圧を、立ち上がり電圧または立ち下がり電圧 20 の90%以上にするか、或いは10%以下にした場合 に、大幅な消費電力の削減が達成できる。

【0072】通常、当業者は、パルス波形が立ち上がる 時、Lレベルから振幅電圧の10%を過ぎると立ち上が りが開始したとみなし、90%を過ぎると立ち上がりが 終了したとみなす場合がある。また、パルス波形が立ち 下がる時、Hレベルから振幅電圧の90%を過ぎると立 ち下がりが開始したとみなし、10%を過ぎると立ち下 がりが終了したとみなす場合がある。これらの10%、 90%の値は、通常のCR時定数回路の過渡応答におい 30 て、立ち上がりまたは立ち下がりの波形形状の実質的な 変化の開始または終了点であることにより設定されたも のである。従って、かかる意味でいうと、クロスポイン トが10%以下の場合は、立ち下がりが終了してから立 ち上がりが開始することを意味する。逆に、クロスポイ ントが90%以上の場合は、立ち上がりが終了してから 立ち下がりが開始することを意味する。

【0073】図26は、上記の観点から得られる隣接す るアドレス電極の波形の例を示す図である。いずれの波 形の、クロスポイントCPの電位が、波形の高電位の9 0%以上または10%以下になっている。図中 (a) と (b) は、立ち上がりが傾斜して、立ち下がりが急峻の 例である。また、図中(c)と(d)は、立ち上がりが 急峻で、立ち下がりが傾斜している例である。図中

(e) と (f) は、立ち上がりと立ち下がりが共に傾斜 している例である。更に、図示しないが、アドレス電極 AiとAi+1の振幅が異なる場合は、いずれかの振幅 電圧の10%以下または90%以上にすることでもよ

により、隣接容量に対するアドレスドライバの消費電力 は、実質的に半分またはそれに近い程度の削減が見込ま れる。

【0075】[駆動パルス波形の例]図18乃至図21 は、アドレス電極の駆動パルス波形の例を示す図であ る。これらの例では、立ち上がりと立ち下がりとは垂直 になる場合で示されていて、隣接アドレス電極の駆動パ ルス波形のタイミングを種々変更した例である。これら の図中のt1~t7は、図4で示した走査期間の切り換 えのタイミングを示す。また、これらの駆動パルス波形 は、図5の千鳥格子の表示パターンの例の場合である。 【0076】図18では、切り換えのタイミングt1~ t 7では、アドレス電極Ai、Ai+1の駆動パルス信 号は、共にLレベルになる期間を有する。この例は、図 15に示した関係W1と同じ関係を持つ。従って、駆動 パルス信号はデューティ比が低くなっている。図17に 示したドライバ回路の例では、プルアップトランジスタ がオンするタイミングが遅く、プルダウントランジスタ がオンするタイミングが速くなる様に、回路が設計され

【0077】図19では、切り換えのタイミングt1~ t 7 では、アドレス電極Ai、Ai+1の駆動パルス信 号は、共にHレベル (Vaレベル) になる期間を有す る。この例は、図15に示した関係W7と同じ関係を持 つ。従って、駆動パルス信号はデューティ比が高くなっ ている。図17に示したドライバ回路の例では、プルア ップトランジスタがオンするタイミングが速く、プルダ ウントランジスタがオンするタイミングが遅くなる様 に、回路が設計される。

【0078】図20では、切り換えのタイミングt1~ t 7 では、アドレス電極Ai、Ai+1の駆動パルス信 号は、共にLレベルになる期間(t1,t3,t5,t 7) と共にHレベル (Vaレベル) になる期間 (t2, t 4, t 6) とを有する。従って、この例は図15に示 した関係W1とW7を混在させている。従って、図17 に示したドライバ回路の例では、アドレス電極Aiのド ライバ回路は、プルアップトランジスタがオンするタイ ミング及びプルダウントランジスタがオンするタイミン グが遅くなる様に、回路が設計される。また、アドレス 電極Ai+1のドライブ回路は、それらのタイミングが 速くなる様に回路が設計される。

【0079】図21は、図20の例と反対の関係に相当 する。即ち、図20では、アドレス電極Aiの駆動パル ス信号が遅く、アドレス電極Ai+1の駆動パルス信号 が速くなるようになっているが、図21では、アドレス 電極Aiの駆動パルス信号が速く、アドレス電極Ai+ 1の駆動パルス信号が遅くなるようになっている。

【0080】図18乃至図21の駆動パルス信号の例で は、アドレス電極の駆動パルス信号と共に走査電極Yの 【0074】上記した様な波形になる様に設計すること 50 駆動パルス信号も示している。ここで特徴的な点は、図

18の場合は両方の駆動パルス信号が共にHレベルになる期間がないので、走査電極Yの駆動パルス信号パルスの幅は狭くなっていないが、図19~21の場合は、両駆動パルス信号が共にHレベルになる期間では走査電極が負のレベルに駆動されない様に制御されている。これは、隣接するアドレス電極が共に負のレベルの時に走査電極がHレベルになると、両方のアドレス電極に対して放電電圧が印加されて点灯する可能性があるからである。

【0081】図22と図23は、アドレス電極の駆動パ 10 ルス波形の他の例を示す図である。この駆動パルス波形 例は、立ち上がりの傾きと立ち下がりの傾きを異ならせた場合の例である。

【0082】図22の例では、駆動バルス信号の波形を立ち上がりを緩慢にし立ち下がりを急峻にした例である。隣接アドレス電極の駆動パルス信号の立ち上がり開始と立ち下がり開始が同等であっても、傾きを大きく異ならせることにより本発明の原理を利用することができる。また、立ち上がりを緩慢にして、同時に図中に破線で示す通り立ち上がりのタイミングを遅らせることで、消費電力を大きく減らすことができる。

【0083】図23の例では、駆動パルス信号の波形を立ち上がりを急峻にし立ち下がりを緩慢にした例である。その時、破線の如く立ち下がりのタイミングを遅らせることで、更に消費電力を大きく減らすことができる。この例では、隣接するアドレス電極が共にHレベルになる期間があるので、走査電極のパルス幅は狭くなっている。

【0084】上記した駆動パルス信号の液形例では、タイミングを大きくずらしたり、立ち上がりと立ち下がり 30の傾きを大きく異ならせたりすることで、消費電力が大きく減少すると説明した。しかし、アドレス期間では、プラズマ放電により発生する電荷を壁電荷として残し、その電荷による電圧に維持放電時の電圧を加えて維持放電が発生する様にしている。従って、その維持放電が発生する様にしている。従って、その維持放電が発生する様にしている。従って、その維持放電が発生する様にしている。従って、その維持放電が発生する様にしている。従って、その維持放電が長すぎるとそのエネルギーが不足する。また、駆動パルス信号の共通Hレベルの期間が長い場合も、走査パルス幅が短くなりそのエネルギーが不足する。従って、40本発明によれば、両方のバランスを考慮して、最大限の消費電力の削減が可能な様にドライバ回路が設計される。

【0085】図24は、より現実的なアドレス電極の駆動パルス信号の波形図の例である。図中(a)は、立ち上がりと立ち下がりが略同じタイミングの例であり、図中(b)は、立ち上がりの開始が立ち下がりよりも遅れている例である。

【0086】図24 (a) の場合は、立ち上がりの傾き は多少緩慢であるが、通常のドライバ回路ではプルアッ 50 プの方が時間を要する場合が多く、単にそれだけでは、 十分な消費電力の削減を実現することが出来ない。

【0087】前述した、クロスポイントのレベルを見ると、図24(a)におけるクロスポイントの電圧は16 Vで、高電位の60Vの10%の6Vに対して大き過ぎるので、消費電力の削減量は小さい。

【0088】一方、図24(b)の場合は、明らかに立ち上がりの開始のタイミングを立ち下がりよりも遅らせているので、十分な消費電力の削減を実現できた。両方の例の信号レベルが50%の時点での遅延時間は、

(a) が65nsec程度であるのに対して、(b) の例では180nsec程度と大きくなっている。この例では、パルス幅が3000nsec程度であり、(b) の例では約5%以上の遅延になっている。

【0089】更に、クロスポイントのレベルを見ると、 図24(b)におけるクロスポイントの電圧は2Vで、 高電位の60Vの10%の6Vに対して十分小さく、消 費電力の削減量は大きい。

【0090】 [アドレスドライバ回路] 図25は、アドレスドライバの具体的な回路図の例である。この例では、プルアップ用のN型トランジスタN2とプルダウン用のN型トランジスタN1とがアドレス電極Aiに接続されている出力端DOに接続されている。プルダウン用トランジスタN1のゲートには、表示データ信号DataがNAND54とインバータ55を介して直接供給される。表示データ信号DataがHレベルの時に、トランジスタN1のゲート電圧がHレベルになり導通して、ダイオードD3を経由してアドレス電極Aiを接地電位に立ち下げる。

【0091】一方、ブルアップ用のトランジスタN2は、そのソース端子がアドレス電極Aiに接続されている。従って、ソース端子がVaレベル近傍まで上昇しても導通状態を保つ必要がある。従って、N型トランジスタN3、P型トランジスタP1及び抵抗R1~R4により、プルアップトランジスタN2のゲート電極に電源Vaに近い電位が印加される様になっている。表示データ信号DataがLレベルの時、トランジスタN3が導通し、抵抗R1、R2で分割された低い電圧がP型トランジスタP1が導通し、トランジスタN2が導通ンジスタP1が導通し、トランジスタN2が導通する。

【0092】上記の説明から明らかな通り、プルアップトランジスタN2がオンするタイミングは、P型のトランジスタP1の回路1段分が挿入されている分、プルダウントランジスタN1がオンするタイミングよりも遅くなっている。更に、積極的に本発明の効果を引き出すために、インバータ53に信号を遅延させる機能を与えることも可能である。また、タイミングクロックc1kを、奇数アドレス電極と偶数アドレス電極とで変えるこ

とにより、図20、21で示した様な駆動パルス信号を 前後にずらすことも可能である。

【0093】尚、本発明の動作原理に従えば、アドレス期間における走査電極Yの電圧レベルは図4に示す接地電位に限定されず、例えば負の電位等の任意の電位に設定することができる。

[0094]

【発明の効果】以上説明した通り、本発明によれば、PDPのアドレスドライバの消費電力を大きく削減することがでる。従って、省電力のフラット表示パネルを提供 10 することができる。

【図面の簡単な説明】

【図1】PDPの構造を示す平面図である。

【図2】 PDPの構造を示す断面図である。

【図3】PDPに駆動回路を接続した表示装置のブロック図である。

【図4】駆動回路により各電極に与えられる駆動パルス信号を示した図である。

【図5】充電と放電が最も頻繁に行われる場合の表示パターンを示す図である。

【図6】アドレス電極の隣接電極間の容量Caを充電・ 放電する場合の等価回路図である。

【図7】千鳥格子の表示パターンに対するアドレス期間 での駆動パルス信号を示す図である。

【図8】消費電力を求める為の等価回路図である。

【図9】アドレス電極と対向するX電極及び走査電極との間の容量Cgを充電する場合の等価回路図である。

【図10】千鳥格子の表示バターンに対するアドレス期間での駆動パルス信号を示す図である。

【図11】図9の回路における充電電流の波形図である。

【図12】本発明の原理を説明する為の等価回路図であ

る。

【図13】本発明の原理を説明する為の等価回路図である。

【図14】図8に対応する等価回路図である。

【図15】隣接するアドレス電極の駆動パルス波形の種々の関係W1~W7を示した図である。

【図16】関係W1~W7におけるアドレスドライバの 消費電力の相対値を示すグラフ図である。

【図17】一般的なアドレスドライバ回路図である。

〇 【図18】アドレス電極の駆動パルス波形の例を示す図である。

【図19】アドレス電極の駆動パルス波形の例を示す図である。

【図20】アドレス電極の駆動パルス波形の例を示す図 である。

【図21】アドレス電極の駆動パルス波形の例を示す図 である。

【図22】アドレス電極の駆動パルス波形の他の例を示す図である。

20 【図23】アドレス電極の駆動パルス波形の他の例を示す図である。

【図24】より現実的なアドレス電極の駆動パルス信号の波形図の例である。

【図25】アドレスドライバの具体的な回路図の例である。

【図26】アドレス電極の駆動パルス波形の例を示す図である。

【符号の説明】

11、Y 走査電極


30 12、X X電極

21、A アドレス電極


40、41 アドレスドライバ

【図1】







【図8】





【図2】 【図7】 21:アドレス電松 隣接電格間 容量 7-20:背面ガラス基板 /4:誘電体層 对何是極關 客量 24: 蛍光体 Yż 23 隔壁 Yiti //:走查電福·atria 12:X健極 10.前面ガラス基板 【図3】 35: 餌伽回路 CLK -アドレス ドライバ DATA . Aπ 走査ドライパ 走 査 ドライバ XX VSYNC. 制御部 HSYNC 共通ドライバ Y共通 PDP FFIX 割御部 【図5】 【図10】







【図12】









【図4】




【図14】




【図16】




【図11】




【図15】



【図18】




【図17】



【図20】


配動波形例 3




【図22】


聚動液形例 5
t1 t2 t3 t4 t5 t6 t7
Ai
Ai+1

【図19】







【図23】




[図24]






【図25】



【図26】



THIS PACE BLANK (USPTO)